建设银行网站安全分析uc网页浏览器网页版

建设银行网站安全分析,uc网页浏览器网页版,化妆品 东莞网站建设,哪些网站是可以做网络推广的IIC#xff08; Inter-Integrated Circuit#xff0c;or I2C#xff09;协议是由飞利浦半导体#xff08;现在的恩智浦半导体#xff09;开发#xff0c;并于1982年发布的一种串行、半双工总线#xff0c;主要用于近距离#xff0c;低速的芯片之间的通信#xff1b;I2…IIC Inter-Integrated Circuitor I2C协议是由飞利浦半导体现在的恩智浦半导体开发并于1982年发布的一种串行、半双工总线主要用于近距离低速的芯片之间的通信I2C总线由两根双向的信号线一根数据线SDAserial data用于收发数据一根时钟线SCLserial clockL用于通信双方时钟的同步I2C总线硬件结构简单成本较低因此在各领域得到了广泛的应用。主要特性特性说明物理线路2根串行数据线SDA 串行时钟线SCL通信方向半双工拓扑结构多主机、多从机总线寻址方式软件地址寻址7位或10位地址速率模式标准模式100kbps、快速模式400kbps、高速模式3.4Mbps、超快速模式5Mbps输出类型开漏输出需外接上拉电阻显著特点硬件连接简单、成本低、支持多主仲裁和时钟同步、有应答机制典型应用连接传感器、存储器如EEPROM、显示屏、实时时钟RTC、GPIO扩展芯片等工作原理与流程I²C总线通信时所有设备都并联在两条线上。每个设备有唯一地址。通信由主机发起它控制时钟线SCL的节奏。数据在数据线SDA上传输。一次完整的I²C数据传输就像一次有序的对话通常包含以下几个环节1. 起始条件 (Start Condition)当SCL为高电平时SDA线从高电平跳变到低电平。这个下降沿告知所有从机总线繁忙注意收听地址。2. 地址帧 读写位 (Address Frame R/W Bit)主机发送一个7位或10位的从机地址紧跟着一位数据方向位读/写位。0表示主机要向从机写入数据1表示主机要向从机读取数据。3. 应答位 (ACK/NACK Bit)接收地址的从机如果识别到自己的地址应在接下来的一个时钟脉冲通过将SDA拉低来发送一个应答(ACK) 信号。如果未识别或无法响应则SDA保持高电平即非应答(NACK) 。4. 数据帧 (Data Frames)地址得到应答后开始传输数据。每个数据帧为8位同样在每个字节后都紧跟一个应答位ACK/NACK以确认接收成功。数据传输时高位(MSB)在前。5. 停止条件 (Stop Condition)当所有数据传输完毕主机产生停止条件。当SCL为高电平时SDA线从低电平跳变到高电平。这个上升沿表示通信结束总线恢复空闲。空闲状态I2C空闲时SCL、SDA均为高。数据有效性I2C通信中一个至关重要的规则是SCL为高电平期间SDA上的数据必须保持稳定不允许变化以便接收方无论是主设备还是从设备能够准确采样SCL为低电平期间SDA线上的数据才允许发生变化为下一个比特的传输做好准备从机地址7bit 地址模式下I2C 协议规定地址字节的高7 位是从机的地址最低位为0表示写入从机最低位为1表示读取从机。10bit 地址模式下地址由两个字节组成写从机时I2C 协议规定第一个字节发送11110XX0高5 位固定为11110bit2bit1 是10bit 地址中的高2 位bit0 是方向位值为0表示方向为写第二个字节是10bit 地址的低8 位。读从机时I2C 规定先发写的地址两个字节再发读的地址读的地址只需要发送一个字节。具体流程如下先发写的地址第一个字节发送11110XX0高5位固定为11110bit2、bit1 是10bit 地址的高2 位bit0 是方向位值为0表示方向为写第二个字节是10bit 地址的低8 位再发读的地址发送11110XX1bit2、bit1 是10bit 地址中的高2 位bit0 是方向位值为1表示方向为读。总线仲裁I²C支持多主机操作。总线仲裁是为了解决多设备同时竞争中线控制权的问题通过一定的裸机来决定哪个设备能够获得最终的总线控制权。主机在发送每一位后都会检测SDA线上的实际电平。如果发现自己发送的是1释放总线而SDA线却是低电平被另一个主机拉低则该主机仲裁失败退出竞争并转为从机模式。仲裁从地址帧的高位开始比较最终能完整发送地址的主机赢得仲裁。时钟同步机制允许多个主机在SCL线上产生自己的时钟时通过“线与”逻辑共同决定最终的时钟周期从而实现同步。I²C 设备的 SDA 和 SCL 引脚均为开漏输出只要有一个设备输出低电平总线就被拉低只有当所有设备都输出高电平释放总线时总线才为高。这是仲裁的物理基础。警惕总线死锁如果某个设备尤其是从设备异常如程序跑飞、电源故障并持续拉低 SDA 线会导致整个总线挂起所有通信中断。解决方法包括软件复位主设备产生多个 SCL 时钟脉冲如9个尝试“唤醒”卡住的从设备硬件复位必要时复位整个系统或故障设备上拉电阻选择I²C总线采用开漏输出这意味着设备只能将总线拉低输出低电平而不能直接驱动为高电平。总线的高电平状态需要依靠上拉电阻Rp 拉到电源电压VDD。Rp的值需要仔细计算过大或过小都会导致通信失败。I2C总线上为什么需要接上拉1. 计算最小值 Rp(min)Rp不能太小否则当器件试图将总线拉低时所需的灌电流Iol 会过大可能超过器件的额定值导致低电平电压Vol抬高甚至损坏端口。公式为Rp(min) (VDD - Vol(max)) / Iol其中 Vol(max) 是协议允许的最大低电平电压通常为0.4V或0.3VDDIol 是器件的灌电流能力数据手册提供2. 计算最大值 Rp(max)Rp也不能太大否则总线上的负载电容Cb 通过Rp充电的上升时间tr 会过长导致信号边沿过于缓慢在高波特率下可能无法在时钟周期内达到可靠的高电平。公式为Rp(max) tr / (0.8473 * Cb)其中 tr 是I²C模式允许的最大上升时间数据手册或协议规范Cb 是总线总电容。3. 权衡与选择在Rp(min)和Rp(max)之间选择一个标称值。较小的Rp如1.5kΩ能提供更快的上升边沿适合更高速度但功耗更大较大的Rp如4.7kΩ或10kΩ功耗更小但会限制最高通信速率。PCB布局与布线规范SDA和SCL信号线应平行等长走线线宽通常建议0.2-0.3mm间距大于线宽以减少串扰。优先走在表层并尽量缩短总长度。减少分支设备应尽量集中布局避免总线出现过长分支Stub以减少信号反射上拉电阻位置上拉电阻通常应放置在主控制器附近